Simuleringar för halvledarprodukter

Avancerad testning av paketering av halvledare för bättre produktkvalitet.

 

Ständigt mindre formfaktorer, mer komplex produktintegrering (till exempel System-on-a-chip, System-in-Package) och ökande miljökrav gör att egenskaperna och tillförlitligheten för halvledarförpackningar blir ständigt mer utmanande. Med virtuell testning i programvara för realistisk simulering kan produktutvecklare säkerställa kravefterlevnad samtidigt som den totala produktkostnaden och ledtiderna minimeras. Virtuell testning är enormt mycket snabbare än fysiska tester samt minskar dyra extrakostnader och tidskrävande testkonfigurationer.

Med Simuleringar för halvledarprodukter inom lösningen Silicon Thinking minskas behovet av att tillverka testprototyper med hjälp av virtuell testning och livscykelprognoser. Den här branschlösningen är baserad på SIMULIA Unified Abaqus FEA-programserien och tillhandahåller avancerade materialmodeller för elektroniska tillämpningar. Moderna och progressiva funktioner för brott och fel, klassledande problemlösningsprestanda och interaktiva programmeringsfunktioner möjliggör effektiv generering och preparering av modeller. Simuleringsmetoderna möjliggör stabila kopplingsfältsanalyser av termiska, elektriska, mekaniska (både statiska och dynamiska) och fuktkänsliga belastningssystem. Flera belastningstyper kan tillämpas på en enda modell och det finns teknik för effektiv hantering av de storleksskalor som ofta förekommer i elektroniska sammanställningar. Tekniker kan förutse komplexa verkliga beteende med bästa möjliga stabilitet och transientanalyser. Fel upptäcks tidigt i designprocessen vilket ger enorma besparingar i tid och kostnader. Lösningen ger detaljerad inblick i hur produkten fungerar under en mängd tillverknings, leverans- och driftförhållanden, exempelvis belastningar vid tillverkning och montering, förhållanden vid frakt, hantering och användning, samt materialkarakterisering.

Viktiga funktioner och fördelar:

  • Snabbare validering av paketeringsprototyper för halvledare
  • Lägre kostnader för validering av paketeringskonstruktioner för halvledare
  • Få ut mesta möjliga av miljöförhållandesimuleringar för paketering av halvledare