同步是解决 IC 设计越来越复杂复杂的方法

 

半导体设计团队面临着巨大的压力

他们从全球不同地方的协作,运行的并行、复杂项目会产生大量数据,并且需要创建出差异性更大、定制性更高的设计。

为应对这些压力,他们需要为各种协作型设计和信息系统打下基础,使其易于使用、无缝集成、根据分布式团队来调整规模,同时支持知识财产 (IP) 的重复利用。

Design Collaboration

高效掌控设计闭合复杂性

领先半导体公司受益于使用半导体协作设计解决方案

 

  • 高效的知识财产 (IP) 管理和重复利用
  • 图形分析可用于管理设计闭合
  • 所有设计团队都能迅速访问最新设计数据
  • 从需求到验证的端到端可追溯性
  • 包装可靠性模拟和测试
  • 增强产品验证和缺陷管理
Semiconductor Design Data Management

ENOVIA Pinpoint 的优势在于只需点击一次,就能查看路径的图形演示,并以绿点到红点路径来表示您需要检查的地方(以解决小故障)。它就像谷歌地图一样方便易用,当工具缩小到某个实例时,将允许您诊断特定问题。随后,您可以一直缩小下去以显示所有失败路径,并将它们与您的布局进行比较。

Dwight Galbi 主管/经理,Qualcomm

全球半导体公司前 15 强中的 13 家
都在使用达索系统“协作设计”解决方案来提高设计生产率

精确定位设计问题以防止其变得更加严重...

Semiconductor Collaborative Design

... 并减少:

  • 错过最后期限

    由于资源未同步,或者必须纠正可避免的“过度设计”问题

  • 重新设计和放弃

    原因在于提供了错误的数据给下线,或者作出后期修改但未经过审核

  • 高设计成本

    原因在于无法利用整个设计链中的资源和 IP

我们基于 DesignSync 的发布平台帮助我们将 NPI 平均周期时间缩短了两个星期,这对我们的业务来说具有极大价值。我们只需 几分钟时间就能加载设计工作区;而如果没有 DesignSync,可能需要几个小时。以前 这只是对较小型项目来说很重要,但现在对较大型项目也很关键。

Avery De Marr PLM 系统 IT 经理,FreeScale Semiconductor

探索协作型设计和分析的功能

ENOVIA Pinpoint 视频

利用 ENOVIA Pinpoint 推动实施复杂的半导体项目

 

对于从事大型 ASIC 和 SoC 项目的本地分布式工程小组,高效协作变得越来越困难。

了解 ENOVIA Pinpoint 如何聚合来自不同设计和分析工具的大量数据,促进分析、指标跟踪和团队协作,帮助使设计项目走上正轨。

单击以下链接,观看概述视频和 3 段 5 分钟视频。

>> 观看 ENOVIA Pinpoint 视频