複雑化するIC設計を同期によって解決

 

非常に大きなプレッシャーにさらされている半導体設計チーム

世界各地の拠点とコラボレーションし、大量のデータが発生する複雑なプロジェクトを同時に実行し、より多様化かつカスタマイズされた設計を作成する必要があります。

このようなプレッシャーに対応するには、知的財産(IP)の再利用をサポートしながら、使いやすく、シームレスに連携し、分散したチーム全体をカバーできる拡張性を備えた、コラボレーション可能な設計および情報システムの基盤が必要となります。

Design Collaboration

設計収束性の複雑さを効果的に管理

半導体業界の大手企業がシリコン・シンキング・コラボレーティブ・デザイン・ソリューションから次のようなメリットを得ています。

  • 効率的な知的財産(IP)の管理と再利用
  • 設計収束性を管理するグラフィカル分析
  • すべての設計チームが最新の設計データに即座にアクセス
  • 要件から検証・検査に至るまでエンドツーエンドのトレーサビリティー
  • パッケージの信頼性に関するシミュレーションとテスト
  • 製品バリエーションと欠陥管理の向上
Semiconductor Design Data Management

ENOVIA Pinpointの優れた点は、1回のクリックでパスをグラフィカルに表示・確認でき、緑色の点から赤色の点のパスにより(問題を解消するために)進むべき方向が示されることです。Googleマップのように使いやすく、拡大表示により、単一のインスタンスにたどり着き、特定の問題を診断できます。その後、ズームを戻して、問題のあるすべてのパスをマップし、それらをレイアウトと比較できます。

Dwight Galbi氏 Qualcomm社、主任/マネージャー

世界の半導体企業上位15社のうち13社
設計の生産性を向上するために、ダッソー・システムズのコラボレーティブ・デザイン・ソリューションを使用

設計問題が深刻化する前に的確に特定...

Semiconductor Collaborative Design

... そして、以下を削減:

  • 納期の遅延

    リソースが同期していないか、回避可能な問題を修正しなければならないことから生じる過剰設計が原因

  • リスピンと放棄

    テープアウト時に間違ったデータを引き渡したり、遅い段階での変更がレビューなし導入されることが原因

  • 高い設計コスト

    設計チェーン全体でリソースやIPを十分に活用できないことが原因

DesignSyncを基盤とするパブリッシング・プラットフォームにより 新製品導入時間を平均で2週間短縮できました。これは当社のビジネスにおいて大きな意味を持ちます。当社では DesignSyncで、設計ワークスペースを数時間でなく数分でロードできます。これは 小規模なプロジェクトで重要でしたが、現在では大規模なプロジェクトでも不可欠となっています。

Avery De Marr氏 FreeScale Semiconductor社、PLMシステムITマネージャー

コラボレーション設計と解析の能力を確認

ENOVIA Pinpointの動画

ENOVIA Pinpointで複雑な半導体プロジェクトを促進

 

大規模なASICプロジェクトやSoCプロジェクトに取り組む、地域的に分散したエンジニアリング・グループにとって、効率的なコラボレーションがますます困難になっています。

ENOVIA Pinpointが、異なる設計および解析ツールから大量のデータを集約し、解析、指標の追跡、チームのコラボレーションを促進して、設計プロジェクトを予定どおりに進行する支援をどのようにするのかをご確認ください。

以下をクリックして、概要動画と5分の動画3本をご覧ください。

>> ENOVIA Pinpoint動画を見る