半導体のパッケージング・シミュレーション

高度な半導体パッケージ・テストで製品品質を改善

 

ますます小さくなるフォーム・ファクター、さらに複雑になる製品統合(システム・オン・チップ、システム・イン・パッケージなど)、さらに高まりつつある環境規制の順守要求により、半導体パッケージのパフォーマンスと信頼性の改善に向けた課題は増加する一方です。パッケージングのエンジニアは、リアリスティック・シミュレーション・ソフトウェアを使用した仮想テストにより、要件を順守しながら製品の総コストを削減し、製品化までの時間を短縮できるようになります。仮想テストは物理テストよりはるかに速く、コスト高のオーバーヘッドが削減され、時間のかかるテスト設定が必要なくなります。

セミコンダクター・パッケージング・シミュレーション・ソリューションでは、仮想テストとライフサイクル予測により、試験用の試作品を作成する必要性が低減します。このインダストリ・ソリューション・エクスペリエンスはSIMULIA Unified Abaqus FEAアプリケーションをベースにしており、電子領域に高度な材料モデルを提供します。最近の革新的な破損/破壊機能、クラス最高のソルバー・パフォーマンス、対話型プログラミング機能により、モデルの効率的な改良と準備が可能になっています。シミュレーション手法としては、熱、電気、機械(静的と動的の両方)、感湿の過重体制の連成磁場解析に対応可能です。複数の荷重タイプを単一モデルに適用でき、エレクトロニクス・アセンブリで一般的にみられる、さまざまなサイズ・スケールを効率的に処理できます。エンジニアは、クラス最高の定常解析と非定常解析を使用して複雑な実世界の動作を予測できます。エラーが設計プロセスの初期に検出されるため、時間とコストの大幅な節約につながります。このソリューションでは、製造とアセンブリ荷重、出荷と取り扱いの条件、操作条件、材料の特性評価など、製造、出荷、操作のさまざまな条件で製品の動作を細かく見通すことができます。

主な特徴とメリット

  • 半導体パッケージング設計の検証を高速化
  • 半導体パッケージング設計の検証のコスト削減
  • 半導体パッケージングの環境条件シミュレーションを最大化