글로벌 설계 관리

Defect Engineer ()

Defect Engineer

Defect Engineer는 IP 블록과 관련된 결함을 추적하고 계층 설계에 포함된 블록에 대한 결함의 영향력을 평가하며 결함 수정과 관련된 활동을 추적합니다. 이 솔루션은 기업 개발 관리와 계층 결함 관리를 모두 지원합니다.

데이터시트 다운로드

더 자세히 보기

여러 현장의 설계 및 협업을 위한 기업 개발 관리

지역적으로 분산된 설계 센터에서 근무하는 설계자는 정확히 동일한 데이터와 동일한 설계 환경을 공유하는 것이 중요합니다. 설계 도구는 구체적인 프로젝트에 맞춰 사용이 가능하도록 구성해야 하고, 모든 설계자가 동일한 버전의 설계 도구를 사용해야 할 뿐만 아니라 상이한 설계 센터 혹은 개인용 Windows 시스템에서 사용하는 도구 역시 정확히 동일하게 구성해야 합니다. 통합 회로 설계는 보통 대량의 컴퓨터 데이터 파일로 구성되므로 읽기 전용 데이터를 효율적으로 공유하는 일도 필요합니다.

관리 작업을 기업 수준에서 중앙 집중화하면 지역적으로 분산된 설계 팀의 설계 환경을 관리하는 작업이 훨씬 더 단순해집니다. 이 방식은 개발 환경을 구성한 다음 개발 인스턴스를 작성할 수 있도록 설계 현장에 자동으로 푸시합니다. 이 솔루션은 설계자 작업 공간의 세트와 그러한 작업 공간을 지원하는 데 필요한 모든 인프라로 구성되며, 특정 개발 작업에 사용하기 위해 구성된 설계 도구 세트 및 읽기 전용 데이터의 공유를 위한 데이터 캐시가 모듈 및 파일 수준으로 포함됩니다. Defect Engineer3DEXPERIENCE® 플랫폼을 지역적으로 분산된 DesignSync® 서버와 연결하며 이를 데이터 저장 서버로 활용하는 동시에 분산된 설계 센터에서 개발 인스턴스를 관리하는 용도로 사용합니다.

계층 결함 관리

계층 결함 관리는 복잡한 계층적 설계 작업을 진행하는 지역적으로 분산된 개발 팀 간의 제품 개발 문제와 결함의 해결을 위한 협업 및 보안 환경을 제공합니다. 개별 팀이 기여한 설계 데이터를 더 높은 수준의 설계로 통합하면 해당 IP 데이터세트에서 발견된 결함의 영향력이 넓게 분산되고 추적 및 관리가 어려워질 수 있습니다.

IP 블록 및 셀 라이브러리와 같은 복잡한 집적 회로(IC)의 구조는 Defect Engineer 내부에 '제품'으로 모델링되며 설계 '계층'은 제품 간 관계를 확립함으로써 모델링됩니다. 대형 칩 또는 IP 블록의 설계 데이터는 보통 계층적으로 배열되므로 낮은 수준의 블록 또는 하위 시스템에서 발견된 결함은 여러 상위 제품에 영향을 줄 수 있습니다. 예를 들어 ALU 모듈에서 발견된 결함은 그것이 예시화된 CPU 모듈에 영향을 미치고, 이 결함은 결국 전 세계 여러 최상위 수준의 제품 안에 예시화될 수 있습니다. 표준 셀 라이브러리에서 발견된 결함은 해당 라이브러리가 수백 개의 IP 블록 구축에 사용되었을 수 있기 때문에 광범위하고 거대한 파급력을 가질 수 있습니다. 기업이 수백 또는 수천 개의 IP 데이터 세트 뿐 아니라 셀 라이브러리, 데이터 경로 컴파일러를 포함한 다수의 저수준 구성 요소를 보유하는 것은 그리 드문 일이 아닙니다. 이러한 모든 데이터 세트와 관련된 결함의 존재를 추적하고 결함의 해결을 관리하는 일은 매우 크고 복잡한 과제입니다. Defect Engineer의 계층적 결함 추적 기능은 인프라에서 다음과 같은 중요한 질문에 답변하는 데 필요한 데이터를 포착 및 추적합니다.

  • 결함으로 인해 어떤 제품이 영향을 받았는가?
  • 해당 제품에 어떤 결함이 존재하는가?

 

Defect Engineer는 또한 결함의 수정 또는 해결과 관련된 활동의 추적 기능을 제공함으로써 다음과 같은 중요한 질문에 답할 수 있습니다.

  • 결함이 수정되면 누구에게 도움이 되는가?
  • 어떤 신제품에 결함이 더이상 존재하지 않는가?