セミコンダクター・パッケージング・シミュレーション

高度な半導体パッケージ・テストで製品品質を改善

半導体パッケージでは、フォーム・ファクターがますます小さくなり、製品統合がさらに複雑になって(システム・オン・チップ、システム・イン・パッケージなど)、環境規制の順守要求が高まっているため、パッケージのパフォーマンスと信頼性の改善はさらに大きな課題になっています。 パッケージングのエンジニアは、現実的なシミュレーション・ソフトウェアを使用した仮想テストにより、要件を順守しながら製品の総コストを削減して製品化までの時間を短縮できるようになります。 仮想テストは物理テストよりはるかに速く、コスト高のオーバーヘッドが削減され、時間のかかるテスト設定が必要なくなります。

Silicon Thinking Semiconductor Packaging Simulationソリューションでは、仮想テストとライフサイクル予測が代行されて、テスト・プロトタイプを組み立てる必要がなくなります。 このインダストリ・ソリューション・エクスペリエンスはSIMULIA Unified Abaqus FEAアプリケーション・スイートに基づいており、エレクトロニクス・アプリケーションに高度な材料モデルを提供します。 最近の革新的な破損/破壊機能、クラス最高のソルバ・パフォーマンス、対話型プログラミング機能により、効率的なモデルの精製と準備が可能になっています。 サポートされているシミュレーション手法では、熱、電気、機械(静的と動的の両方)、感湿の負荷体制の強力な結合場解析が可能になります。 複数の負荷タイプを単一モデルに適用でき、エレクトロニクス・アセンブリで一般的にみられる、さまざまなサイズ・スケールを効率的に処理できます。 エンジニアは、クラス最高の定常解析と非定常解析を使用して複雑な実世界の動作を予測できます。 エラーは設計プロセスの初期に検出されるので、時間とコストが大幅に節約されます。 このソリューションでは、製造とアセンブリの負荷、出荷と取り扱いの条件、操作条件、材料の特性評価など、製造、出荷、操作のさまざまな条件で製品の動作を細かく見通すことができます。

主な特徴と利点:

  • 半導体パッケージング設計の検証を高速化
  • 半導体パッケージング設計の検証のコスト削減
  • 半導体パッケージングの環境条件シミュレーションを最大化